

集成快充全协议、H桥及充电管理的双向升降压SOC

1 特性

- 双向升降压充放电功能，同时支持PD3.0, QC3.0, AFC, SCP, FCP, BC1.2 等协议
- 支持PD3.0协议的双角色转换
- 内置充电管理功能，包括涓流、恒流、恒压、充满停止及复充
- VBUS/VBAT电压范围最高可到24V
- 集成一个8mR 的H桥
- 集成A口和C口的插拔检测功能
- 集成端口的过流、过压保护功能
- 支持1-4串锂电充电管理
- 支持4.2V和3.5V的充满电压且可调
- 开关频率可选150Khz 或 300Khz
- 内置自适应充电功能，通过写寄存器可动态调整 VINREG电压适应不同功率的适配器
- 内置12-bit DAC 可确保电流以10mA的步径设置
- 内置12-bit DAC 可确保输出电压以5mV的步径设置
- 内置电荷泵实现端口使用NMOS关断输出
- 外部可通过VMON 引脚检测电池端、BUS端以及各个端口端的电压和电流等信息
- 集成DC-DC转换器的各种保护功能
- 当BUS电压与电池电压接近时，可设置直通
- 内置I²C接口与外部系统通信
- 集成3.3V/50mA LDO
- QFN6x6-42 封装

2 应用

- 移动电源
- 充电宝
- 电动工具
- 充电器

3 概述

PL93056是集成了快充全协议的、高效率的、带充电管理的同步双向升降压SOC。它是一个针对type-C PD快充应用而设计的、功能丰富的、使用灵活的升降压转换器平台。它可以被设置成降压充电、升压充电以及升降压充电几种模式。PL93056 集成了I²C 接口，可方便与外部系统通信。通过I²C 可将电池电压、BUS电压、电池电流、BUS电流及各端口的电压电流信息传送到外部系统。同时，内部集成了耐高压的CC1/CC2、DP/DM USB通信协议接口。搭配普通的MCU就可为各种快充应用提供完整、强大、灵活的升降压快充方案。

在充电模式，可通过升压、降压及升降压有效的给电池充电。PL93056支持涓流、恒流、恒压的充电管理。充电电流和电压都可以通过两个12-bit 寄存器来控制。

PL93056 集成I²C接口，通过读写寄存器用户可方便的控制系统进入充电或放电模式，设置充电电流、充满电压、输出电压以及输出恒流点。通过I²C接口可以监控USB端口的状态，并控制端口NMOS的导通和关闭。同时用户也可以通过读状态寄存器来监控DC-DC的状态，甚至监控整个系统的工作情况。

PL93056提供VMON引脚。MCU可以通过该引脚直接实时读取VBUS、IBUS、VBAT、IBAT以及各端口的电压、电流信息。以简化系统设计和降低BOM成本。

为确保系统在任何工作条件下的安全，PL93056 集成了欠压保护、过压保护、过流保护、短路保护、以及温度保护等功能。

4 典型应用框图




Fig. 4-1 典型应用框图

5 管脚定义及功能描述




Fig. 5-1 引脚图

Tab.5-1 引脚功能描述 (QFN6x6-42 Package)

管脚		描述
序号	名称	
1	VC	C口端电压检测
2	VGA	A口输出路径NMOS控制引脚
3	VA	A口端电压检测
4	GND	小信号地，需单点接到系统地
5	VMON	为外部MCU提供电压、电流信息，通过RC滤波连接至MCU ADC引脚。可读到VBUS/VBAT，IBUS/IBAT，温度以及各端口的电压、电流信息。
6	SCL	I ² C时钟线，通过上拉电阻(典型10kΩ)连接至MCU
7	SDA	I ² C数据线，通过上拉电阻(典型10kΩ)连接至MCU
8	INT	中断信号，开漏结构，需连接至MCU

9	RXOVER	通信辅助信号，需连接至MCU
10	RXCRC	通信辅助信号，需连接至MCU
11	IREF	输入、输出电流限流环的参考点
12	VP1P2	1.2V内部系统电压源
13	MCULDO	3.3V给外部MCU供电
14	VDD	5V内部系统电压源，接1uF陶瓷电容到GND，尽可能靠近引脚
15	VINALL	IC供电引脚，外部供电通过肖特基二极管连接至引脚，接1uF陶瓷电容到GND，尽可能靠近引脚
16	VREF	电压环的参考点
17	FB	VBUS电压反馈引脚
18	COMP	误差放大器输出节点，连接频率补偿器件到GND
19	DPA	A口协议识别信号D+
20	DMA	A口协议识别信号D-
21	CSN1	电流检测放大器输入负端，检测VBAT端电流
22	CSP1	电流检测放大器输入正端，检测VBAT端电流
23	VBAT	电池接入点或输入电压点，接1uF陶瓷电容到PGND，尽可能靠近引脚
24	BST1	连接100nF陶瓷电容至SW1
25	VCC	驱动电压源，接1uF陶瓷电容到PGND，尽可能靠近引脚
26	VBATP	H桥输出节点，接VBAT端检流电阻
27	SW1	开关节点1，接功率电感
28	SW2	开关节点2，接功率电感
29	VBUSP	H桥输出节点，接VBUS端检流电阻
30	PGND	功率地
34	BST2	连接100nF陶瓷电容至SW2
35	VBUS	输出电压或输入电压点，接1uF陶瓷电容到PGND，尽可能靠近引脚
36	CSPBUS	电流检测放大器输入正端，检测VBUS端电流
37	CSNBUS	电流检测放大器输入负端，检测VBUS端电流
38	CC1	C口检测和快充通信引脚
39	CC2	C口检测和快充通信引脚
40	DPC	C口协议识别信号D+
41	DMC	C口协议识别信号D-
42	VGC	C口输入、输出路径NMOS控制引脚

6 订购信息

Tab. 6-1 订购信息

Part Number	Order Information	Package	Package Qty	Top Marking
PL93056	PL93056ISP42	QFN6x6-42	4000	93056 RAAYMD

PL93056: Part Number

RAAYMD: RAA: LOT NO.; YMD: Package Date

7 技术参数

7.1 绝对最大额定值 (Note1)

Over operating free-air temperature range (unless otherwise noted).

Tab. 7-1-1 绝对最大额定值

		MIN	MAX	Unit
Voltage range at terminals (Note2)	VA, VC, VBUS, VBAT, VINALL, CSP1, CSN1, CSPBUS, CSNBUS, SW1, SW2	-0.3	30	V
	VGA-VA, VGC-VC	-0.3	15	
	VGA-VBUS, VGC-VBUS	-0.3	15	
	BST1 to SW1, BST2 to SW2	-0.3	7	
	HG1 to SW1, HG2 to SW2	-0.3	7	
	CC1, CC2, DPC, DMC, DPA, DMA	-0.3	22	
	COMP, FB, VMON, SCL, SDA, INT, RXOVER, RXCRC, IREF, VP1P2, MCULDO, VDD, VREF, LG1, LG2	-0.3	6.5	
	Others	-0.3	6.5	

7.2 操作等级

Tab. 7-2-1 操作等级

PARAMETER	DEFINITION	MIN	MAX	UNIT
T _{ST}	Storage Temperature Range	-65	150	°C
T _J	Junction Temperature		+160	°C
T _L	Lead Temperature		+260	°C
V _{ESD}	HBM Human body model	2	4	kV

7.3 推荐使用条件 (Note 3)

Tab. 7-3-1 推荐使用条件

		MIN	MAX	Unit
Voltage range at terminals ^(Note2)	VA, VC, VBUS, VBAT, CSP1, CSN1, CSPBUS, CSNBUS, SW1, SW2, VINALL	-0.3	24	V
	VGA-VA, VGC-VC	-0.3	15	
	VGA-VBUS, VGC-VBUS	-0.3	15	
	BST1 to SW1, BST2 to SW2	-0.3	6.5	
	HG1 to SW1, HG2 to SW2	-0.3	6.5	
	CC1, CC2, DPC, DMC, DPA, DMA	-0.3	22	
	COMP, FB, VMON, SCL, SDA, INT, RXOVER, RXCRC, IREF, VP1P2, MCULDO, VDD, VREF, LG1, LG2	-0.3	6.5	
	Others	-0.3	6.5	

7.4 热性能信息(Note 4)

Tab. 7-4-1 热性能信息

Symbol	Description	QFN6x6-42	Unit
θ_{JA}	Junction to ambient thermal resistance	30	°C/W
θ_{JC}	Junction to case thermal resistance	8	

Notes:

- 1) Exceeding these ratings may damage the device.
- 2) All voltage values are with respect to network ground terminal.
- 3) The device function is not guaranteed outside of the recommended operating conditions.
- 4) Measured on approximately 1" square of 1 oz copper.

7.5 电气特性

(Typical at VBUS = 12V, VBAT = 3.6V, $T_J=25^\circ\text{C}$, unless otherwise noted.)

Tab. 7-5-1 电气特性

SYMBOL	PARAMETER	CONDITION	MIN	TYP	MAX	UNIT
Power supplies						
VBUS	Input voltage on VBUS		3.5	24		V
VBAT	Input voltage on VBAT		3.2	24		V
VINALL	Input voltage on VINALL		3.2	24		V
V_{UVLO_VBUS}	VBUS under-voltage lockout threshold	Charging mode, rising edge	3.5			V
		Hysteresis	180			mV
V_{UVLO_VBAT}	VBAT under-voltage lockout threshold	Discharging mode, Rising edge	3.2	3.3		V
		Hysteresis	220			mV
V_{UVLO_VINALL}	VINALL under-voltage lockout threshold		1.2			V
I_Q_{shutdown}	shutdown current	VBAT= 8.4V, EN = 0	0	1		μA
I_Q_{stdby}	Standby current	VBAT= 8.4V, GOACTIVE = 0	60	80		μA
I_Q_{noclk}	Quiescent current with digital CLK disabled	VBAT= 8.4V, GOACTIVE = high, DISCLK = high, ENDCDC=low	2			mA
I_Q_{nodcdc}	Quiescent current with DC-DC disabled	VBAT= 8.4V, GOACTIVE = high, DISCLK = low,	12			mA

		ENDCDC=low			
V _{DD}	VDD regulation voltage	VINALL = 12V, I _{VDD} = 1~70mA	4.9	5.1	5.35
I _{VDD_LIM}	VDD regulator current limit	VINALL = 12V, VDD = 4V	40	80	120
V _{MCU} LDO	LDO regulation voltage	LDO set to 3.3V, ILDO = 1~50mA	3.23	3.30	3.37
V _{VP1P2}	1.2V power supply for BMC voltage	VINALL = 12V, connect 1uF from VP1P2 pin to GND.		1.2	V
V _{VCC}	Power supply for buck-boost drivers	VBAT = 12V, connect 1uF from VCC pin to GND.		6.6	V
V _{CP}	Charge pump voltage	VBAT = 8.4V, VBUS=0V		7	V
Oscillators					
F _{SW}	Switching frequency	FSW_SET = 00	150		kHz
		FSW_SET = 01	300		kHz
F _{CLK_1ms}	1ms CLK for CC scan and timer		1		kHz
F _{CLK_Dig}	CLK for digital core		8000		kHz
Battery Charging					
V _{BAT_chg}	Battery full-charge voltage	1 cell	4.2		V
		2 cell	2*4.2		V
		3 cell	3*4.2		V
		4 cell	4*4.2		V
		5 cell	5*4.2		V
		6 cell	6*4.2		V
V _{BAT_chg3p5}	Battery full-charge voltage for 3.5V battery cell	1 cell	3.5		V
		2 cell	2*3.5		V
		3 cell	3*3.5		V
		4 cell	4*3.5		V
		5 cell	5*3.5		V
		6 cell	6*3.5		V
V _{INREG}	VINREG voltage regulation	VREG_SET = 00	4.4	4.5	4.6
		VREG_SET = 01	8	8.1	8.2
		VREG_SET = 10	10.7	10.8	10.9
		VREG_SET = 11	17.9	18	18.1
V _{EOC}	End of charge voltage threshold		98%	99%	100%
V _{RECHG}	Recharge threshold		96.0%	97.6%	98.8%
V _{CHG_OV}	Battery over charge voltage		105%		
Discharging mode					
V _{VREF}	Reference voltage for voltage loop		2.0		V
V _{IREF}	Reference voltage for current loop		2.0		V
I _{SINK_COMP}	COMP sink current	VFB=VREF+100mV	15		uA
I _{SOUR_COMP}	COMP source current	VFB=VREF-100mV	20		uA
I _{FB2_BIAS}	Bias current into FB2 pin			50	nA
Port detection					
V _{C_RDY}	Plug-in detection threshold for port C used as charging port		4.3	4.4	4.5
V _{A_DET}	Plug-in detection threshold for port A used as discharging port		1.9	2	2.1
I _{COM}	Small current detection threshold for I _{BUS}	Falling edge	10	50	80
V _{Ref_bg}	Band gap voltage	VBAT = 8.4V, GOACTIVE = high, ENDCDC=high		1.192	V
PD protocol					
I _{PU_CC13A}	Pull up current for CC1 in 3A mode		330		uA
I _{PU_CC11p5A}	Pull up current for CC1 in 1.5A mode		180		uA
I _{PU_CC1USB}	Pull up current for CC1 in default		80		uA

	USB mode			
I _{PU_CC23A}	Pull up current for CC2 in 3A mode		330	uA
I _{PU_CC21p5A}	Pull up current for CC2 in 1.5A mode		180	uA
I _{PU_CC2USB}	Pull up current for CC2 in default USB mode		80	uA
R _{d_cc1}	R _d pull down resistor on CC1		5.6	kΩ
R _{d_cc2}	R _d pull down resistor on CC2		5.6	kΩ
Cut-off switch control				
I _{TURNONC}	C port cut-off switch turn on current		1	uA
I _{TURNONA}	A port cut-off switch turn on current		1	uA
I²C				
V _{IL}	SCL, SDA input low voltage		0.4	V
V _{IH}	SCL, SDA input high voltage		1.2	V
THERMAL SHUTDOWN				
T _{SD}	Thermal shutdown temperature	Rising	165	°C
		Hysteresis	15	°C

Note:

- 1) Guaranteed by design

8 典型特性




Fig. 8-1 Efficiency




Fig. 8-2 Efficiency




Fig. 8-3 Start up waveform, Iout =0A




Fig. 8-4 Shut down waveform, Iout =0A




Fig. 8-5 Start up waveform, Iout =1A










Fig. 8-6 Shut down waveform, Iout =1A






CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=9V


Fig.8-13 Steady State waveform, lout =1A



CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=9V


Fig.8-14 Short Circuit waveform



CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=20V


Fig.8-15 Start up waveform, lout =0A



CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=20V


Fig.8-16 Shut down waveform, lout =0A



CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=20V


Fig.8-17 Start up waveform, lout =1A



CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=20V


Fig.8-18 Shut down waveform, lout =1A



CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=20V

Fig.8-19 Steady State, Iout =1A



CH1: SW1 CH2:SW2 CH3:Vout CH4:IL

Vin=7.6V Vout=20V

Fig.8-20 Short Circuit waveform

9 详细描述

9.1 概述

PL93056是集成了快充全协议的、高效率的、带充电管理的同步双向升降压SOC。它是针对type-C PD快充应用而设计的、功能丰富的、使用灵活的升降压平台。它可以设置成降压充电、升压充电以及升降压充电。PL93056集成I²C接口与外部MCU通信。内集成了耐高压的检测电路来检测电池端、BUS端、各端口的电压以及高精度的电流检测电路以实现IBAT、IBUS及各端口电流的检测。同时，内部集成了耐高压的CC1/CC2、DP/DM USB通信协议接口。搭配普通的MCU就可为各种快充应用提供完整、强大、灵活的升降压快充方案。

9.2 充电模式

在充电开启前，有两个寄存器需要设置：CHG_CTR1 (0X04H) 和 CHG_CTR2 (0X05H)。为了能正确的充电，强烈推荐按以下步骤来设置：

1. 通过写寄存器 BAT_CELL<2:0> 设置充电电池串数
2. 通过写寄存器 0X2EH 微调充满截止电压点（该步骤可选）
3. 通过写寄存器 0X1BH 设置充电自适应电压点
4. 通过写入寄存器位 0X20H<7:6> = 11 设置IBUS增益为200
5. 通过写入寄存器位 0X2DH<4> = 1 设置使能BUS端的恒流环
6. 通过写寄存器 0X08H 设置所需要的充电电流值，当电池电压很低时，写入较小的值以实现涓流充电
7. 通过写寄存器 0X1CH 打开相应端口的路径NMOS
8. 务必确保寄存器位 0X04H<7> 设置正确
9. 务必确保寄存器位 OTG = 0

设置好所有的寄存器后，再设置寄存器位 EN_DCDC = 1，系统使能DC-DC开始充电。充电期间，MCU可以通过监测状态寄存器和检测VMON的信号来监测整个系统的工作情况。

寄存器位FDCM上电默认为高，它将强制DC-DC工作在DCM模式。建议先把IBUS电流设置在较小的值，再使能充电。在小电流、强制DCM模式进入充电是很好工作状态。一旦电池电压超出了涓流电压阈值时，缓慢增大IBUS充电电流至较高的值（推荐0.5A），然后FDCM位清零，使系统进入CCM模式。有时通过设置寄存器位VDCMSET<1:0> = 00（降低DCM切入CCM的阈值）可以帮助系统平滑的从DCM模式切入CCM模式。

当电池电压接近充满电压点时，最好缓慢减少寄存器 0X08H 值来降低充电电流。当电感电流降到0.3A时，设置寄存器位FDCM = 1 强制DC-DC再次进入DCM模式。当电池电压达到设定电压，开始进入恒压充电阶段且电流逐渐减小。一旦电压电流都达到预设值，如果此时寄存器位ENEOC = 1，IC将停止充电。

用户也可以设置寄存器位ENEOC = 0，此时当充电达到预设置点，IC也不会停止。MCU可以检测电池电压确定何时停止DC-DC充电，该模式特别适合小电流充电的应用，如TWS。

电池充满后，最好通过设置寄存器位ENDCDC = 0 关闭DC-DC。设置寄存器 0X2EH<7> = 1 系统进入待机模式，此时待机电流降到60uA左右。

如果IC在EOC后停止充电，电池电压由于自耗电或电路待机损耗导致电压降低。一旦电池电压降低到VRECH设定的电压阈值时，IC将进入复充，复充将以恒流充电模式进行。用户也可以通过MCU监控电池电压，一旦电池电压降低到设定阈值MCU可使能DC-DC进入复充。

在充电期间，当充电电流IBUS超出适配器所能提供的最大电流，适配器将过载并且VBUS电压将被拉低。通过设置寄存器位VINREG_SET [2:0]可动态调整自适应电压阈值，一旦VBUS电压降低并触发到V_{INREG}阈值时，IC将自动降低充电电流，使VBUS电压维持在V_{INREG}阈值电压上。如果VBUS电压降低到V_{INREG}阈值以下时，IC将充电电流降低至0。

9.3 放电模式

设置寄存器位OTG = 1, IC 进入放电模式。若想选用内部反馈电阻只需设置寄存器位 FB_SEL = 0, 通过写寄存器 0X06H 和 0X07H 设置VBUS的输出电压值。VBUS默认电压为5V, 通过下面的公式可实现5mV的步径设置输出0-20V的电压。

$$\text{VBUS (V)} = 2.15\text{mV} \times (\text{VBUS_SET}[11] \times 2^{11} + \text{VBUS_SET}[10] \times 2^{10} + \dots + \text{VBUS_SET}[0] \times 2^0)$$

通过写寄存器位LDVREF = 1 载入VBUS设定值, 否则VBUS设定值不生效。如果需要恒流输出功能, 设置寄存器位 0X2DH<4> = 1 使能BUS端恒流环。

9.2.1 PFM 工作模式

放电时, 为提高轻载效率DC-DC可工作在PFM模式。用户也可以设置寄存器位0X00H<3> = 1 强制DC-DC进入CCM模式。设置寄存器位FDCM = 1 强制DC-DC进入DCM模式, 且寄存器位FDCM 比 MODE位优先级更高。

9.2.2 放电恒流输出设置

设置寄存器位OTG = 1 DC-DC进入放电模式, IC通过检测CSNBUS 和CSPBUS引脚的电压来检测放电电流(充电电流也是)。通过设置寄存器位0X2DH<4> = 1 使能BUS端恒流环。

9.3 端口控制

PL93056 集成USBA和TYPE-C端口的插拔检测和控制功能。通过检测VBUS 和 VA引脚的电压检测USBA端口的放电电流, 同时支持手机插入唤醒。通过寄存器位CCMOD<1:0> 可设置TYPE-C的DRP角色。

9.4 电源路径管理

PL93056 集成了 USBA 和 TYPE-C 端口的 NMOS 驱动电路。驱动引脚必须接相应的端口, 如典型应用原理所示, 用户可采用单个 NMOS 或者背靠背的双 NMOS。选端口 MOS 需要注意 MOS 管的 GS 耐压。通过写寄存器 0X1CH 可以控制端口 MOS 的导通或关断。

每个端口, IC 都集成了完整的保护功能, 如过压保护、过流和短路保护。

9.5 放电插入检测

放电端口支持插入检测功能。当端口 MOS 处于关断状态时, 端口电压 VA 引脚被内部弱上拉, 一旦负载插入端口电压被拉低, IC 检测负载插入, 同时, 设置相应的中断位(APLOW)来通知 MCU。

9.6 充电插入检测

对于充电端口(VC), IC 可以检测适配器的插入和拔出, 并通过寄存器 0X36H 中的 VCRDY 位指示状态。

9.7 小电流指示功能

放电模式下 IC会监控其输出端口的电流。当端口电流低于50mA时, IC可通过中断位 (INT) 向MCU指示状态。

9.8 电流和电压检测功能

PL93056 有个 VMON 引脚, 通过它 MCU 可以采样系统的电压和电流, 从而监测整个系统的工作状态。设置寄存器位 0X1CH<2> = 1 使能 VMON 功能, 通过写寄存器位 0X2DH<3:0> 将所需的信号切到 VMON 引脚供 MCU 读取。

9.9 系统运行模式

PL93056 系统共有 5 种状态分别是: 关机状态, 待机状态, 数字时钟关闭状态, DC-DC 关闭状态和正常工作状态。

1. 关机状态: 当 EN 引脚拉低, 整个系统将关闭, 此时系统整体功耗接近 0uA。

2. 待机状态：当没有任何设备连接至 PL93056 或者寄存器位 $0X2EH<7> = 1$ ，系统进入待机状态，只有端口检测和 MCU LDO 仍在工作，此时系统整体功耗为 60uA 左右。
3. 数字时钟关闭状态：当寄存器位 GOACTIVE = 1、寄存器 $0X27H$ 里的位 DISCLK = 1，数字时钟将关闭，但系统内的电压源如 VDD、VCC、MCULDO 仍在工作。
4. DC-DC 关闭状态：当寄存器位 GOACTIVE = 1、DISCLK = 0、ENDCDC = 0 时，只有 DC-DC 是关闭的，系统内其他电路仍在工作。
5. 正常工作状态：当寄存器位 GOACTIVE = 1、DISCLK = 0、ENDCDC = 1 时，PL93056 处于正常充电或放电的工作状态。

10 应用及选型

10.1 功率电感的计算

功率电感量的计算与DC-DC工作频率相互关联，更高的工作频率允许更小的电感量和电容量。确定工作频率后，确定DC-DC的最恶劣的输入输出参数，再根据电感电流的纹波(ΔI_L)来计算。

CCM模式下电感计算公式如下：

$$L_{BOOST} > \frac{V_{IN(MIN)}^2 * (V_{OUT} - V_{IN(MIN)}) * 1000}{f * I_{out_max} * 40\% * V_{OUT}^2} \text{ H}$$

$$L_{BUCK} > \frac{V_{OUT} * (V_{IN(MAX)} - V_{OUT}) * 1000}{f * \Delta I_L * V_{IN(MAX)}} \text{ H}$$

公式里： f 是DC-DC工作频率 单位：kHz

$V_{IN(MIN)}$ 是输入最低电压 单位：V

$V_{IN(MAX)}$ 是输入最高电压 单位：V

V_{OUT} 是输出电压 单位：V

ΔI_L 是电感电流纹波，单位 A，通常取电感平均电流的20~40%

为了提高效率，选择铁氧体等磁芯损耗低的电感。此外，电感应该具有低直流电阻，以减少 I^2R 损耗，并且必须能够处理峰值电感电流而不饱和。为尽量减少辐射噪声，请使用环形、锅芯或屏蔽线轴电感。

10.2 输入输出电容的计算

工作在升压模式，输入电流连续。工作在降压模式，输入电流不连续。因此在降压模式，要求输入电容 C_{IN} 能处理更大的有效值电流。对于降压操作，输入RMS电流为：

$$I_{CIN} = I_{OUT(MAX)} * \sqrt{\frac{V_{OUT}}{V_{IN}} * \left(1 - \frac{V_{OUT}}{V_{IN}}\right)}$$

当 $V_{IN} = 2V_{OUT}$, $I_{CIN(MAX)} = I_{OUT(MAX)}/2$ 时，输入有效值电流最大。

C_{OUT} 是为了减小输出电压纹波，升压模式输出电流不连续。输出电压纹波由ESR和电容充放电两部分组成，因此在给定的输出纹波条件下，需要分别计算这两部分造成的纹波电压。由电容充放电引起的纹波为：

$$\Delta V_{(BOOST,Cap)} = \frac{I_{OUT(MAX)} * (V_{OUT} - V_{IN(MIN)})}{C_{OUT} * V_{OUT} * f} \text{ V}$$

公式里 C_{OUT} 是输出滤波电容。

由电容ESR造成的纹波计算如下：

$$\Delta V_{(BOOST,ESR)} = I_{OUT(MAX,BOOST)} * ESR$$

在降压模式输出纹波计算公式如下：

$$\Delta V_{OUT} \leq \Delta I_L * \left(ESR + \frac{1}{8 * f * C_{OUT}}\right)$$

为了满足ESR和RMS电流处理要求，可能需要并联多个电容器。

10.3 检流电阻的计算

建议使用 $5m\Omega$ 、1%或更高精度的功率电阻来检测 IBUS 电流和 IBAT 电流。应考虑电阻器额定功率和温度系数。功耗可以大致计算为 $P=I^2 \times R$ ，其中 I 为流过电阻的有效值电流。电阻器额定功率应高于计算值。通常情况下，如果温度升高，电阻值会发生变化，其变化由温度系数决定。如果要求限流精度高，请选择温度系数较低的电阻。

10.4 端口 MOSFET 的选型

在每个端口，都可用 NMOS 作隔离开关。在选择 MOSFET 时，用户应考虑 VGS 额定值、VDS 额定值和 R_{dson} 参数。IC 会根据 VBUS 和端口电压较低的一个电压来输出驱动电压。IC 内置了箝位电路，保证 VGS 电压不超过 8V。

10.5 二极管的选型

PL93056 使用 VINALL 引脚为内部电路和 LDO 供电；如果在充电端口上使用背靠背 MOS 管，端口电压也应通过肖特基二极管连接到 VINALL 引脚。在低电池电压的应用中，推荐使用压降小的肖特基二极管，如 SS14。

11 PCB Layout

11.1 指导

PCB Layout 是电源设计的关键部分。以下几点规则将帮用户设计具有最佳功率转换性能、热性能和最小化有害 EMI 产生的 PCB。

1. 反馈电阻应当靠近 FB 引脚，VBUS 检测路径应远离有噪声的节点，最好通过屏蔽层隔离。有时，从 FB 到 AGND 需要一个 47pf 的电容来滤除耦合噪声。
2. 旁路电容必须尽可能靠近 VBUS 引脚和地引脚，以解耦输入噪声。
3. 旁路电容必须尽可能靠近 VBAT 引脚和地，以解耦输出噪声。
4. 输入和输出电容的接地应由连接到 GND 引脚，构成最小的功率环路。
5. 功率电感应靠近 SW 引脚放置，以降低磁场和电场噪声。
6. CSP1, CSN1, CSPBUS, CSNBUS 应直接连接到感测电阻端子上，并以开尔文连接方式对称布线到 IC 上，滤波 RC 应当靠近 IC 引脚。
7. 最好将功率电感、输入电容、输出电容保持适当距离，这样对散热有帮助。
8. 将 IC 远离电感，功率地最好在表面层有个完整铜箔。

11.2 Application Examples




Fig. 11-2-1 Schematic




Fig. 11-2-2 Top Layer





Fig. 11-2-3 Bottom Layer

8 Packaging Information



IMPORTANT NOTICE

Powlicon Microelectronics Co., Ltd. assumes no responsibility for any error which may appear in this document. Powlicon Microelectronics Co., Ltd. reserves the right to change devices or specifications detailed herein at any time without notice. Powlicon Microelectronics Co., Ltd. does not assume any liability arising out of the application or use of any product described herein; neither it convey any license under its patent rights, nor the rights of others. Powlicon Microelectronics Co., Ltd. products are not authorized for use as critical components in life support devices or systems without written approval letter from the Chief Executive Officer of Powlicon Microelectronics Co., Ltd. The user of products in such applications shall assume all risks of such use and will agree to not hold against Powlicon Microelectronics Co., Ltd. for any damage.